## SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

Publication number: JP6013605 Publication date: 1994-01-21

Inventor: KURODA HIDEAKI
Applicant: SONY CORP

Classification:

- International: H01L21/28; H01L29/423; H01L29/43; H01L29/49; H01L29/78;

H01L21/02; H01L29/40; H01L29/66; (IPC1-7): H01L29/784; H01L21/28; H01L29/62


- European:

Application number: JP19920193036 19920626 Priority number(s): JP19920193036 19920626

Report a data error here

## Abstract of JP6013605

PURPOSE: To provide a semiconductor device in which the boundary between a gate electrode and a gate insulating film is stable and in which the gate electrode is thermally stable and an interlayer insulating film is hardly stripped off the gate electrode though the gate electrode has a small resistance, and to provide a manufacturing method of that semiconductor device. CONSTITUTION:A gate electrode 11 consists of a polycrystalline Si film 23 and a W film 25 formed on the polycrystalline Si film 23 so as to be entirely covered with TiN films 24, 26 and 32. Since the polycrystalline Si film 23 is in contact with an SiO2 film 16 as a gate insulating film, the boundary between the gate electrode 11 and the SiO2 film 16 is stable. Further, since the W film 25 is entirely covered with the TiN films 24, 26 and 32, the gate electrode 11 is thermally stable and an interlayer insulating film 17 and a LDD spacer 34 are hardly stripped off the gate electrode 11, though the gate electrode 11 has a small resistance due to the W film 25.



Data supplied from the esp@cenet database - Worldwide

Family list 2 family member for: JP6013605 Derived from 1 application

Back to JP6013605

1 SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

Inventor: KURODA HIDEAKI

Applicant: SONY CORP

EC: IPC: H01L21/28; H01L29/423; H01L29/43 (+8)

Publication info: JP3189399B2 B2 - 2001-07-16 JP6013605 A - 1994-01-21

Data supplied from the esp@cenet database - Worldwide

## (19)日本国特許庁(JP)

## (12) 公開特許公報(A)

(11)特許出顧公開番号

特開平6-13605 (43)公開日 平成6年(1994)1月21日


(51)Int.Cl.5	識別記号	庁内整理番号	FΙ			技術表示箇所
H 0 1 L 29/784						
21/28	301 D	9055-4M				
29/62	G	9055-4M				
		7377-4M	H01L	29/78	301	G

		審査請求 未請求 請求項の数2(全 4 頁)
(21)出願番号	特顯平4-193036	(71)出願人 000002185 ソニー株式会社
(22)出願日	平成4年(1992)6月26日	東京都品川区北品川 6 丁目 7 番35号
		(72)発明者 黒田 英明
		東京都品川区北品川6丁目7番35号 ソニ
		一株式会社内
		(74)代理人 弁理士 土屋 勝

# (54) 【発明の名称】 半導体装置及びその製造方法

### (57) 【要約】

【目的】 ゲート電極とゲート絶縁膜との界面が安定で あり、しかもゲート電極の電気抵抗が低いにも拘らず、 ゲート電極が熱的に安定で層間絶縁膜がゲート電極から 剥離しにくい半導体装置及びその製造方法を提供する。 【構成】 多結晶Si膜23と全面をTiN膜24、2 6、32に被覆された状態で多結晶Si膜23上に積層 されているW膜25とから成るゲート電極11を有して いる。ゲート絶縁膜であるSi〇、膜16には多結晶S i 雌23が接しているのでゲート電極11とSiO。膜 16との界面が安定であり、しかもW膜25のためにゲ -- ト電極11の電気抵抗が低いにも拘らず、W膜25の 全面をTiN膜24、26、32が被覆しているで、ゲ 一ト電極11が熱的に安定で層間絶縁膜17やLDDス ペーサ34がゲート電極11から剥離しにくい。



### 【特許請求の節用】

【請求項1】 半導体機と全面を高融点金属窒化膜に被 覆された状態で前記半導体膜上に積層されている高融点 金属聴とから成るゲート電極を有する半導体装置。

【請求項2】 半導体膜と第1の高融点金属窒化膜と高 融点金属膜と第2の高融点金属窒化膜と被覆膜とを順次 に堆積させる工程と、

前記被覆膜と前記第2の高融点金属窒化膜と前記高融点 金属膜とをゲート電極のパターンに加工する工程と、

この加工の後に第3の高融点金属窒化膜を全面に堆積させる工程と、

前能第3及び第1の高融点を展案化2種と前記機関係と エッチング特性が互いに異なる条件で前部第3及び第1 の高融点金属強化膜を異方性エッチングして、前記第3 の高融点金属強化膜を前記パターンの側面にのみ残すと 共に前記第1の高速点金属張化膜を前記高融点金属膜の 下面にのみ残す工程と、

前記異方性エッチングの後に前記パターンをマスクにし て前記半導体膜をパターニングする工程とを有する半導 体装置の製造方法。

### 【発明の詳細な説明】

# 【9000計構な説明

[産業上の利用分野]本願の発明は、ゲート電極を有する半導体装置及びその製造方法に関するものである。 【0002】

【従来の技術】 半導体装置におけるゲート電車の材料と しては、W、Mo、Ti等の高離点を画のシリサイド を多格品SI版 には関密させた高線点を属がリサイド や、不締動をドービングした多結晶SIが、一般的に用 いられている。しかし、集積度が高くたっぴーーはの の線幅が細くなると、このゲート電極の電気抵抗が高く なるので、半導体装置の高速動作のために、電気起抗が より低いゲール機の材料が実まされている。

【0003】そこで、図2に示す様に、ゲート電極11をW瞭12で形成した第1往来例や、図3に示す様に、不純物をドーピングした多結晶51原13と下1N膜14とW瞭15とを頻次に積層させた三層膜でゲート電極11を形成した第2従来例等が提案されている。

#### [0004]

【発明が解決しようとする問題】ところが、図2に示した第:従来例では、W版12を分一ト版版である510。 既16との事者性が悪く、W版12の耐熱化性も低く、S10。既16の機質も劣化する。また、図3に示した第ら従来例では、W版15が開開総裁験17と接しているので、今度はゲート電極11と周間絶縁換17との密塞者が悪く、ゲート電極11が開発に不安定で、熱処理を受けると関節総裁験17がゲート電極11から剥離し易い。従って、図2、3に示した第1及び第2従来例の何以においても、信服性が低かった。

## [0005]

【課題を解決するための手段】請求項1の半導体装置 は、半導体膜23と全面を高融点全属室化膜24、2 6、32に被覆された状態で前記半導体膜23上に積層 されている高融点企属膜25とから成るゲート電極11 を有している。

【0006】請求項2の半導体装置の製造方法は、半導 体膜23と第1の高融点金属窒化膜24と高融点金属膜 2.5 と第2の高融点金属窓化購2.6 と被覆購2.7 とを順 次に堆積させる工程と、前記被覆膜27と前記第2の高 融点金属窓化膜26と前記高融点金属膜25とをゲート 電極11のパターンに加工する工程と、この加工の後に 第3の高融点金属変化膜32を全面に堆積させる工程 と、前記第3及び第1の高融点金属窒化膜32、24と 前記被覆膜27とのエッチング特性が互いに異なる条件 で前記第3及び第1の高融点金属窒化膜32、24を異 方性エッチングして、前記第3の高融点金属窒化膜32 を前記パターンの側面にのみ残すと共に前記第1の高融 点金属窒化膜24を前記高融点金属膜25の下面にのみ 残す工程と、前記異方性エッチングの後に前記パターン をマスクにして前記半導体膜23をパターニングする工 程とを有している。

## [0007]

【作用】請求項1の半導体装置では、ゲート電桶11の うちで下層側の半導体膜。23がゲート絶縁版16とから でいるのでゲート総種11とゲート絶縁版16とかり が安定であり、しからゲート電桶11のうちの上層側が 高離放金属膜25であるのでゲート電格11の電気抵抗 が低いにも均らず、高度な高限度26の全菌をが低い 属電化膜24、26、32が被膜しているで、ゲート電 権11が終的に安定下層間経縁膜17、34がゲート電 権11から剥削にしてい。

### [00009]

【実施例】以下、本願の発明の一実施例を、図1を参照 しながら説明する。なお、図2、3に示した第1及び第 2 従来例と同一の構成部分には、同一の符号を付してあっ

【0010】 未実施例では、図1(a)に示す様に、P型のSi基板21の素子分離領域の表面に、LOCOS 医等で厚いSiO<sub>2</sub> 膜22をまず形成する。そして、素 子活性領域の表面にゲート酸化酸としてのSiO<sub>2</sub> 膜1 6を形成し、続けて、膜厚が数十~数百mmの多結晶S i 膜23を滅圧CVD法で堆積させる。堆積後の多結晶 Si膜23には不純動をドーピングするが、その一つの 方法として、POC1。雰囲気中で高温熱処理を施すこ とによって、Phosを10<sup>2</sup>cm<sup>3</sup>以上の濃度にドー ピングする方法がある。

【0011】また、後述する様に多結晶5 i 膜23上に T i N版2 4 を増積させた後、この了 i N版2 4 を通し 乃 B またはP h の sをやはわ 10 cm 以上の満度 になる版にイオン注入法でドーピングしてもよい、更に また、多結晶5 i 膜23を埋積させた後、多結晶5 i 膜 23の表面に薄い5 i o 膜 傾所せ引 を形成し、こ の S i O。膜を通して不締動をイオン注入し、熱処理を 施した後に、5 C の脈を停止するもい。

【0012】参結晶S1膜23に不純物をドーピングした後、膜厚が数へ数十mmの丁iN膜24をスパック法かまたはCVD法で多結晶S1膜23上に維援させる。その後、肥厚が数十一数百mmのW膜25をスパック法かまたはCVD法ですiN膜24上に維責さ、更に膜厚が数一数十mmのTiN膜26をTiN膜24と同様の方法で収膜25上に維責させる。なお、W膜25の代わりに、Ti保険へMの膜を手用いてもよい。

【0013】そして、胰厚が軟十一数百ヵmの5iO。 膜27をCVD次で11隙26上に増積させた後、レ ジスト31をリソグラフィ液でゲー電極11のパター いに加工する。放に、このレジスト31をマスクにして、図1(b)に示す様に、SiO。膜27とTiN膜 26とW膜25とを連続的に張力性エッチングし、レジ スト31を除去した後、腰原が数一数十ヵmのTiN膜 32をスペックとかまたはCVD近で呼び金加に増積させる。なお、TiN膜26、32の代わりに、「圏隙であるTiN/Ti膜を用いてもよい。 【0014】次に、TiN膜26、20全面を異方性エッチ

ングして、図1 (c) に示す様に、W膜25の側面にの

み丁i N順32を側壁状に表す。そして、SiO。 [ 2 2 をマスクにして、Ti N原24と多結晶Si 膜23とを建能的に張力性に乗力性エッチングして、全面を丁i N原24、26、32に被穫されたW原25と多結晶Si 膜2とが組み合わされたゲート電極11とSiO。 [ 2 2 とをマスクにして、PhosまたはAsをSi 基板21 にイオン荘入して、濃皮が10~10°にである N型の拡散層33を形成する。そして、SiO。 膜または多結晶Si 膜次 ゲート電極11とDD ペーサ34を結晶Si 膜次 ゲート電極11とLDD ペーサ34を放する。アレゲート電極11とLDD ペーサ34を放する。アレゲート電極11とLDD ペーサ34を放する。アレゲート電極11とLDD ペーサ34を放する。アレゲート電極11とLDD ペーサ34を放する。アレゲート電極11とLDD

スペーサ34とSiO. 膜22とをマスクにして、Ph

osまたはAsをSi基板21にイオン注入して、濃度  $n^{19} \sim 10^{22}$  c  $n^{-3}$  である $n^{5}$  型の拡散層 35を形成する。

【0017】以上の様にして慰着したMOSトランジス タ43では、層間絶縁膜17及ULDDスペーサ34と W膜25との間にTiN膜26、32またはTiN/T i膜が介在しているので、ゲート電極11が熟的に安定 で、層間経縁膜17及びLDDスペーサ34がゲート電 極11から初難しにくい。

### [0018]

【発明の効果】請求項1の半導体装置では、ゲート電極 とゲート絶縁膜との界面が安定であり、しかもゲート電 極の電気抵抗が低いにも拘らず、ゲート電極が熱的に安 定で層間絶縁膜がゲート電極から剥離しにくいので、性 能及び俗類性の何れもが優れている。


[0019] 諫東東の少半導体装置の製造方法では、高 機成金属膜限の全面を高融点金属室化膜で被覆することが でき、しかも第3の高融社金属強化膜を異方性エッチン グする際に第2の高融点金属強化膜も同時に除去される のを防止しているので、請求項1の半導体装置を安定的 に製造することができる。


## 【図面の簡単な説明】


【図1】本順の発明の一実施例を工程順に示す側断面図


【図2】本願の発明の第1従来例の側断面図である。 【図3】本願の発明の第2従来例の側断面図である。 【符号の説明】

- 11 ゲート電極
- 23 多結晶Si膜 24 TiN膜
- 2.5 W胨
- 25 W版 26 TiN膜
- 27 SiO,膜
- 32 TiN膜









[図3]

